A corrida para maximizar cada watt e milímetro de silício nos centros de dados está se intensificando, e as conexões estão no centro desse esforço. Não adianta possuir GPUs poderosas e CPUs de última geração se os dados não trafegam rapidamente entre elas. Nesse cenário, o lançamento oficial do CXL 4.0, a nova versão do padrão Compute Express Link, já se destaca como um elemento crucial na infraestrutura de inteligência artificial e computação de alto desempenho.
A CXL Consortium, órgão responsável por impulsionar esse padrão aberto, divulgou a especificação 4.0 no dia 18 de novembro de 2025, coincidentemente com as demonstrações na feira Supercomputing 2025. A percepção entre os fabricantes de processadores, aceleradores e servidores é clara: o CXL se transformou de uma promessa em uma necessidade, e esta nova iteração acelera ainda mais essa transição.
### O que é CXL e por que é tão importante agora
O Compute Express Link é uma conexão de alta velocidade que une CPUs, aceleradores (GPUs, ASICs, FPGAs), memória e dispositivos inteligentes com coherência de memória e latências extremamente baixas. Baseando-se nas mesmas fundações do PCI Express, o CXL agrega um protocolo projetado especificamente para compartilhar e ampliar memória entre diferentes componentes sem cópias desnecessárias. Em um mundo onde treinar um modelo de IA requer agrupar várias GPUs e a memória HBM se tornou um recurso crítico e escasso, essa capacidade de “desagregar” e “poolizar” memória é tão importante quanto aumentar os teraflops.
### Dobro de largura de banda: até 128 GT/s sem penalizar a latência
A novidade mais notável do CXL 4.0 é o aumento na velocidade. A especificação dobra a taxa de dados de 64 GT/s do CXL 3.x para 128 GT/s, mantendo a modulação PAM4 e a estrutura baseada em flits (unidades de transferência) introduzida na geração anterior. Isso resulta em um throughput duas vezes maior na mesma largura de enlace, sem aumentar a latência ou o consumo. O consórcio garante um nível extremo de confiabilidade, com um objetivo de menos de 10⁻³ falhas a cada mil milhões de horas de operação, graças ao uso de correção de erros direta e CRC herdados do CXL 3.0.
### Portos agrupados: múltiplos enlaces físicos que operam como um só
Um conceito recorrente na documentação do CXL 4.0 são os “Bundled Ports”. Essa inovação arquitetural pode ter um grande impacto no curto prazo. Anteriormente, cada porta CXL era tratada como uma entidade independente; agora, a especificação permite agrupar várias portas físicas de um mesmo dispositivo em uma única porta lógica. Isso significa que, para o sistema operacional, continua a ser visto como “um único dispositivo”, mas o largura de banda é distribuída entre vários enlaces.
Por exemplo, com um enlace x16 operando a 128 GT/s, um Bundled Port pode alcançar 768 GB/s em cada direção, totalizando cerca de 1,5 TB/s de largura de banda agregada full-duplex entre CPU e acelerador. Essa melhoria torna o CXL 4.0 atraente para operadores de centros de dados, pois permite multiplicar o largura de banda efetiva sem alterar o modelo de software.
### Além do desempenho: memória mais robusta e menos paradas
O CXL 4.0 não se limita à velocidade. Ele também reforça consideravelmente as capacidades de manutenção e resiliência de memória, essenciais ao lidar com grandes pools compartilhados entre vários hosts. A nova especificação introduz mecanismos mais detalhados para reportar erros corrigíveis em memória volátil, permitindo que o sistema reaja rapidamente a padrões de falhas crescentes. Além disso, melhora a possibilidade de executar operações de Reparo Pós-Embalagem (PPR) durante a inicialização do dispositivo, reduzindo o tempo de inatividade e prevenindo a manifestação de erros sob carga real.
### Compatibilidade total retroativa: fundamental para a adoção em massa
Um ponto crucial que o consórcio enfatizou foi a continuidade. O CXL 4.0 mantém compatibilidade total com as versões 3.x, 2.0, 1.1 e 1.0, permitindo que fabricantes introduzam dispositivos e hosts compatíveis sem comprometer o ecossistema existente. Assim, a transição deve ocorrer de forma gradual, semelhante ao que aconteceu com PCIe.
### IA generativa, HPC e nuvem: quem ganha com o CXL 4.0
Embora a especificação seja agnóstica em relação ao tipo de carga, é evidente que o CXL 4.0 foi desenvolvido com as necessidades da IA generativa, computação de alto desempenho e nuvem hiperescalável em mente. Ele facilita o treinamento de modelos de IA, a desagregação de memória em centros de dados e a melhoria de aplicações classicamente HPC.
### O próximo passo na rede de dados
Com o CXL 4.0, o consórcio não só aumenta a velocidade, mas também redefine parte da arquitetura interna do padrão, alinhando-se às novas topologias emergentes nos centros de dados. CPU, GPU, memórias e dispositivos inteligentes devem atuar logicamente como se fossem um único sistema coerente, elevando a interconexão a um novo patamar de importância.
A previsão é que os primeiros produtos que incorporam CXL 4.0 cheguem ao mercado nos próximos ciclos de atualização de hardware, podendo marcar uma nova era de design em centros de dados.
